应用笔记中描述的简单外部电路可以最大限度地减小初始电流尖峰，并在200–500ns内终止短路。
典型热插拔电路
图1.典型的热插拔控制器电路。
最小慢比较器跳变点比正常工作电流高38%，快速跳闸门限适合工作电流6-8倍的短路跳闸。
峰值短路电流
初始350ns期间的峰值电流取决于：
（源ESR≈4mΩ）+（短路≈3mΩ）-（RSENSE，5mΩ）=（RD（ON）≈4米Ω）≈16米Ω。
做空的第二个影响是它实际上增加了VGS。考虑短路使电压阶跃等于M1的漏极-源极两端的全部输入电压的一部分。由于M1的RD（ON）约为估计的总短路电阻的1/3，因此施加≈12V阶跃的1/3作为VDS。通过从漏极到栅极的cdg和从栅极到源极的cgs的分压器作用，该步骤部分地转移到栅极。适当的计算表明，该额外的VGS为300–500mV，但在短路条件下进行的测量表明，其可能高达VGS=+3V。
到目前为止，可能很明显，高质量的短路会导致几百安培的流动几微秒到几十微秒。
我们可能希望在50μs<将峰值Isc限制在1A，但如果不增加一个非常快速的比较器和栅极下拉电路，这是不切实际的。但是，我们可以考虑一些简单的电路修改。
图2.具有快速栅极下拉功能的热插拔控制器。
快速限流电路
短路电流可限制在≈100A，持续<200ns，电路如图3所示。PNP晶体管Q1a-当电压过R时触发意义达到≈600mV-驱动NPN晶体管Q1b快速放电M1的栅极电容。
图3.具有快速短路峰值电流限制功能的热插拔控制器。
C2放置在M1栅极至源极两端，以进一步降低短路期间施加到栅极的正瞬态阶跃电压;其值可能在10nF到100nF之间。
增加齐纳二极管D1以限制V一般事务人员低于MAX7提供的4272V电压。
齐纳D1和电容C2也可以在图1和图2的电路中发挥一些优势，以减少ID（开）在短路期间。
测试方法-产生短路
还有什么比制造短路更简单的呢？每辆英国跑车中至少有一个。
但是，具有足够质量和可重复性的短路用于测试则更具挑战性。为该实验评估了几种产生短路的方法。
大电流继电器触点也会产生弹跳触点闭合，并在闭合过程中表现出可变的接触电阻。
手动操作短路连杆可提供随意、间歇且不可重复的接触-也许最接近英国跑车的理想！但是，可以实现非常陡峭的电流波前。最后，这是最有效（也是最经济）的方法，尽管接触侵蚀限制了具有可重复结果的闭合次数。
具有陡峭电流波前的真正的低电阻短路在实验室中通过机械手段难以持续产生。几乎可以肯定的是，在工作电路中会出现意外短路。
图4.参差不齐的机械短路波形。
短路电流波形
图5.400A未改变电路中的峰值短路电流波形。
查看图6的电压波形也很有启发性，其中短栅极和M1栅极电压波形的输出电压与RS两端的电压相结合。所有电压均以+12V输入为基准。
图6.未改变电路中的短路电压和电流波形。
VOUT-VIN波形显示，VOUT在短路期间下降7V，表明短路电阻仅略小于总电路电阻的。较低电阻的短路可能会产生高于400A的峰值电流。相同的波形表明，在最初的300ns期间，短路不是完全有效的；这有助于缓慢下降的VSENSE波形。
VGATE波形显示初始VGSE7V，由于VOUT下降，在1μs时增加到近10V。Vgs在5μs时仅降至9V，在20μs时降至6V，在33μs时跌至4V。栅极的缓慢放电是由于只有3mA的放电电流可用。因此，在短路开始后的27μs下，短路电流仍为100A。
图2的快速栅极下拉电路可能不会降低初始短路电流，但PNP达林顿下拉电路会快速终止电流波形。图7所示的这种配置的短路电流波形仍表现出2400mV或400A的峰值电流，但在快速比较器触发≈50ns后，电流在370ns内终止。另请注意，短路电流波形非常陡峭，表明机械短路引发极佳。
图7.快速下拉电路中的短路电流波形。
当电路电容对输入电容进行再充电时，源电流反转，在+12V输入端产生轻微的正过冲。
图8.改进的热插拔控制器电路中的短路电流脉冲。
如图9所示，该技术将背板电源干扰降至最低，其中测试方法部分描述的+500V电源上的峰值电压干扰为<±12mV。
图9.图3所示电路短路引起的背板干扰。
请注意，陡峭的电流波前再次表明非常高质量的短路引发。不幸的是，要复制这种陡峭的短路波形并不容易。
然后会发生什么？
总结
所讨论的两个电路中的任何一个都将通过最小化热插拔控制电路短路时的能量耗散来保护背板电源。图2中更简单的电路大大缩短了短路电流流向略小于500ns的周期，而图3中稍微复杂的电路将峰值短路电流降低到100A，并将脉冲宽度截断到200ns以下。
这两种技术都可以应用于大多数热插拔控制器电路。
审核编辑：郭婷
长沙市望城经济技术开发区航空路6号手机智能终端产业园2号厂房3层（0731-88081133）