【问题3】SIGNALTAP每次后，总是出现红色提示，如下图。
1.每当修改了SIGNALTAP的设置，如添加观察信号，改变深度等，需要保存后，在QUARTUS重新编译一次，生成的文件再烧写。
【问题4】在SIGNALTAP添加信号，编译时出现如下错误。
【问题5】SIGNALTAP观察的现象和代码对不上的问题。如下图
【问题6】在添加信号时，搜索框中搜索不到所需要的信号，如下图
3.将“Filter”设置为“Designentryallname”选项，再搜索。如果此窗口都没有所需要的信号，说明就是没有。
【问题8】signaltap在使用多窗口进行触发的时候，捕捉到的波形出现空白的情况，是什么原因？
答：出现这种问题一般是由于触发条件第一次成立和下一次成立之间的间隔，小于signaltap设置的一个窗口的采样深度造成的。
【问题9】使用signaltap的时候，下载完程序出现如下提示，连接设置都没有问题，怎么办？
【问题11】在线调试工具严格反应FPGA内部数据么？为什么我的波形不对？答：在线调试工具肯定是要严格反应内部数据的，如果这都做不了，那这FPGA也不用玩了。波形不对，只能说明1.你工具使用不当；2.这波形确实是不对。
【问题12】抓取CLK信号来看，发现它一直为1，明明是有时钟的，为什么看不到变化？如下图
【问题14】我们做了一个工程，用SOF文件运行不正常，但是加上逻辑分析仪检测数据正常运行，将该SOF生成JIC仍然不可以，一般遇到这种情况，什么原因啊？
答：在线调试工具没有触发，只能“实实在在说明”一点：触发条件不满足！满足了，就一定会触发！
【问题16】SIGNALTAP添加的信号，显示的是红色，表示什么含义？
【问题17】在ISE，chipscope中抓取信号发现，触发位置并不是设置的触发点，稍微滞后了半个采样周期，这个是我哪儿设置的不对吗，还是本来就是这样的。
图上，只不过是chipscope把“这个点”标在数据中间而已，只是一个显示的方式。
答：这个波形看起来小，主要是由于数值相对于位宽来说太小。例如该信号是16位的，可表示0~65535，而数值只有几十的话，那自然就很小了。
【问题19】如何使Quartus再综合的时候，不带signal'tap的逻辑？
【问题21】如果我想看抓“模块的时钟”，看其波形是否正确，如何做？即观察信号是“时钟”。答：通常想看“时钟信号”，一般的需求是2个。1.看时钟有没有；2.看频率正不正确。
【问题22】VIVADO加载ILA时不能正确加载，提示如下错误（就是ILA需要freeclock）。
如果某些时钟要上电比较久之后才出现（如锁相环输出时钟、外部芯片输入的时钟等），就可能出问题。上面的建议，是采用晶振出来的时钟。
这样，系统上电后，就发现这个ILA后，就能启动了，然后就能启动你所需要的ILA了。
【问题23】在线调试工具抓取三态门信号，会报错，该如何解决？
【问题24】在明德扬提供的SIGNALTAP练习中，找到错误后，要如何修改？
答：明德扬提供的SIGNATAP练习，为了不让学员看到答案，专心找BUG，特意将有错误的代码封装成IP核的形式，即QXP格式文件。
该格式文件的内容是不可观看的。所以这些练习只要找到错误即可，不必修改。
【问题25】在抓取信号时，信号名后面都加有数字，跟我命名的不同，这是为什么？例如定义中没有Add1，怎么在NodesFound中有Add1~2.add~4
答：QUARTUS或者VIVADO会对代码进行综合，即变成电路。在进行综合变成电路的时候中，工具会自动产生很多信号来命名每个电路线。所以这是正常的现象。
甚至原有的信号也会改变（如会加数字，会加reg等），所以在看信号的时候，要仔细观察，不用太在意后续。
当然，多尝试抓几次就好。
【问题26】quartus开发平台，在做SIGNALTAP练习中，右窗口提示nodeviceisselected，如下图，请问如何解决？
答:1.连接好硬件后，请点击hardware旁边的下拉接口，选择USB-Blaster即可。
3.以上两个操作没有解决，请联系服务老师【问题27】请问SIGNALTAP怎么选择采样时钟？
答：1、SIGNALTAP的采样时钟，不一定是时钟信号，可以是其他任意的信号。总之，SIGNALTAP会在采样时钟的上升沿去捕捉信号的值，如果没有上升沿，则会一直等待。例如下图所示，就是以按键信号key【0】为采样时钟。在key【0】由0变1时，就会采样一个值。
2、若该工程使用到几个模块，并且每个模块的时钟不一定相同，则我们选择采样时钟时，要根据我们要测试的信号所在的模块的时钟是什么。【问题28】怎么选择触发条件的次数？
下图所示，通过设置segmented，可以检查满足触发条件的次数。例如，发现按键有时候失灵的情况，为了定位此问题，我想检查按键按下的次数，是否与捕捉到信号次数一致。
答：主要设置为：
1.把segmented设置为32；
2.把捕捉到信号key_vld拉到显示窗口，该信号为1表示捕捉到一个按键；
3.设置触发条件为：key_vld的上升沿；
4.按下run键，等待触发条件满足；
5.按下按键4次；按停止捕捉键。
【问题29】如下图所示，当加载比特流文件后，没有显示逻辑分析义的窗口，或者窗口没有波形显示？答：1.请确认添加了逻辑分析仪观察的信号。可以通过例化ILA方式添加，也可以通过MARKDEBUG方式添加。2.请检查添加逻辑分析仪观察信号，步骤是否正确。3.请确认逻辑分析仪的观察时钟正确。要确保上电的时候，就有时钟（最好是晶振产生的时钟）。可以尝试换一下时钟看看【问题30】请问SignalTap添加时钟，配置JTAG下载怎么操作？答：添加时钟，配置JTAG下载，在此界面中可以直接下载
【问题35】在ILA的窗口中，能否设置触发条件为：一个多位数据的某两位，其中某一位为1来触发？例如信号a[15:0]，捕捉a[10]为1，或者a[9]为1。答：可以的。在触发设置窗口中添加该数据，添加两次，均二进制表示。其中第1个值可为xxxx_x1xx_xxxx_xxxx。第2个值设置为xxxx_xx1x_xxxx_xxxx。尤其注意，下图要选择“或”的关系。
【问题36】问：在上板调试(如ILA、CHIPSCOPE或者SIGNALTAP等工具)的时候，状态机跳转到不可能的状态，例如同时进入两个不同的状态，从分析上是不可能出现的，偏偏出现了。答：通常状态机会按代码的逻辑进行跳转。当出现了不可能的状态时，一般是由于亚稳态等原因导致的。亚稳态可能是由于异步信号、时序不满足等原因，请仔细检查。
【问题37】问：如何将某一个变量加入到signtap中呀答：
【问题38】在线调试生成那个stp文件，如何编译就报错，只有把stp文件删了才正常答：可以检查下路径里是否包含了中文字符，出现这种情况一般是路径有中文字符
温馨提示：明德扬除了培训学习还有项目承接业务，擅长的项目主要包括的方向有以下几个方面：