2、对产品做电磁兼容设计可以从哪几个方面进行？
3、在电磁兼容领域，为什么总是用分贝（dB）的单位描述？
答：因为要描述的幅度和频率范围都很宽，在图形上用对数坐标更容易表示，而dB就是用对数表示时的单位。
答：对于PCB设计应该掌握：
（3）掌握PCB加工流程、工艺、可维护加工要求；
（6）对于PCB设计地的按规知识主要看GB4943或UL60950，一般的绝缘间距要求通过查表可以得到！
6、电磁兼容设计基本原则
具体规则是：
（2）在必须使用引线式电容时，应考虑引线电感对滤波效率的影响；
（6）使用磁芯电感要注意饱和特性，特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插损；
（7）尽量使用屏蔽的继电器并使屏蔽壳体接地；
（8）选用有效地屏蔽、隔离的输入变压器；
（9）用于敏感电路的电源变压器应该有静电屏蔽，屏蔽壳体和变压器壳体都应接地；
（10）设备内部的互连信号线必须使用屏蔽线，以防它们之间的骚扰耦合；
（11）为使每个屏蔽体都与各自的插针相连，应选用插针足够多的插头座。
答：
（1）信号测试过程中，尽量在屏蔽环境下进行，如果不便的话，至少要屏蔽传感器和前级；
（2）测试过程中尽量使用差分探头，或至少要尽可能减短探头的接地线长度。这样能减少测试误差；
（1）差分信号只是使用两根信号线传输一路信号，依靠信号间电压差进行判决的电路，既可以是模拟信号，也可以是数字信号。实际的信号都是模拟信号，数字信号只是模拟信号用门限电平量化后的取样结果。因此差分信号对于数字和模拟信号都可以定义；
11、最近正想搞个0--150M，增益不小于80DB的宽带放大器，请问在EMC方面应该注意什么问题呢？
答1：宽带放大器设计时特别要注意低噪声问题，比如要电源供给必须足够稳定等。
答2：
（1）注意输入和数出的阻抗匹配问题，比如共基输入射随输出等；
（2）各级的退偶问题，包括高频和低频纹波等；
（3）深度负反馈，以及防止自激振荡和环回自激等；
（4）带通滤波气的设计问题。
答3：实在不好回答，看不到实际的设计，一切建议还是老生常谈：注意EMC的三要素，注意传导和辐射路径，注意电源分配和地弹噪声。150MHz是模拟信号带宽，数字信号的上升沿多快呢？如果转折频率也在150MHz以下，个人认为，传导耦合，电源平面辐射将是主要考虑的因素，先做好电源的分配，分割和去耦电路吧。80dB，增益够高的，做好前极小信号及其参考电源和地的隔离保护，尽量降低这个部分的电源阻抗。
12、求教小功率直流永磁电机设计中EMC的方法和事项。生产了一款90W的直流永磁电机(110~120V，转速2000/分钟)EMC一直超标，生产后先把16槽改24槽，有做了轴绝缘，未能达标!现在又要设计生产125W的电机，如何处理？
答：直流永磁电机设计中EMC问题，主要由于电机转动中产生反电动势和换相时引起的打火。具体分析，可以使用RMxpert来设计优化电机参数，Maxwell2D来仿真EMI实际辐射。
答：集中电阻可以用RLC边界实现；如果是薄膜电阻，可以用面阻抗或阻抗编辑实现。
14、我现在在对外壳有一圈金属装饰件的机器做静电测试，测试中遇到：接触放电4k时32k晶振没问题，空气放电8k停振的问题，如何处理？
答：有金属的话，空气放电和接触放电效果差不多，建议你在金属支架上喷绝缘漆试试。
15、我们现在测量PCB电磁辐射很麻烦，采用的是频谱仪加自制的近场探头，先不说精度的问题，光是遇到大电压的点都很头疼，生怕频谱仪受损。不知能否通过仿真的方法解决。
17、请说明一下什么时候用分割底层来减少干扰，什么时候用地层分区来减少干扰。
答：分割底层，我还没听说过，什么意思？是否能举个例子。地层分割，主要是为了提高干扰源和被干扰体之间的隔离度，如数模之间的隔离。当然分割也会带来诸如跨分割等信号完整性问题，利用ansoft的SIwave可以方便的检查任意点之间的隔离度。当然提高隔离度，还有其它办法，分层、去耦、单点连接、都是办法，具体应用的效果可以用软件仿真。
18、电容跨接两个不同的电源铜箔分区用作高频信号的回流路径，众所周知电容隔直流通交流，频率越高电流越流畅，我的疑惑是现今接入PCB中的电平大都是经过虑除交流的，那么如前所述电容通过的是什么呢？"交流的信号"吗？
答1：这个问题很有点玄妙，没见过很服人的解释。对于交流，理想的是，电源和地“短路”，然而实际上其间的阻抗不可能真的是0欧。你说的电容，容量不能太大，以体现出“低频一点接地，搞频多点接地”这一原则。这大概就是该电容的存在价值。经常遇到这样的情况：2个各自带有电源的部件连接后，产生了莫名其妙的干扰，用个瓷片电容跨在2个电源间，干扰就没了。
答3：交流即是变化的。对于所谓的直流电平，比如电源来说，由于布线存在阻抗，当他的负载发生变化，对电源的需求就会变化，或大或小。这种情况下，“串联”的布线阻抗就会产生或大或小的压降。于是，直流电源上就有了交流的信号。这个信号的频率与负责变化的频率有关。电容的作用在于，就近存储一定的电荷能量，让这种变化所需要的能量可以直接从电容处获得。近似地，电容（这时可以看成电源啦）和负载之间好像就有了一条交流回路。电容起到交流回路的作用，大致就是这样的吧……
答1：电容大的加大，小的改小，串个BIT，不过是电池导致的可能性不是很大。
答2：你将变频电感的外壳进行对地短接和屏蔽试试。
20、PCB设计如何避免高频干扰？
答：避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加groundguard/shunttraces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
21、PCB设计中如何解决高速布线与EMI的冲突？
22、若干PCB组成系统，各板之间的地线应如何连接？
23、PCB设计中差分信号线中间可否加地线？
答：差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如fluxcancellation，抗噪声(noiseimmunity)能力等。若在中间加地线，便会破坏耦合效应。
34、适当选择PCB与外壳接地的点的原则是什么？
答：选择PCB与外壳接地点选择的原则是利用chassisground提供低阻抗的路径给回流电流(returningcurrent)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassisground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
25、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（>100MHz）高密度PCB设计中的技巧？
（1）控制走线特性阻抗的连续与匹配；
（2）走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同；
（3）选择适当的端接方式；
（4）避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大；
（5）利用盲埋孔(blind/buriedvia)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。
26、PCB设计中模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差？
答：LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。
27、PCB设计中滤波时选用电感，电容值的方法是什么？
答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripplenoise)。电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。另外，如果这LC是放在开关式电源(switchingregulationpower)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negativefeedbackcontrol)回路稳定度的影响。
28、EMI的问题和信号完整性的问题，是相互关联的，如何在定义标准的过程中，平衡两者？
29、PCB设计中如何尽可能的达到EMC要求，又不致造成太大的成本压力？
答：PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferritebead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应：
（1）尽可能选用信号斜率(slewrate)较慢的器件，以降低信号所产生的高频成分；
（3）注意高速信号的阻抗匹配，走线层及其回流电流路径(returncurrentpath)，以减少高频的反射与辐射；
（4）在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需；
（5）对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassisground；
（6）可适当运用groundguard/shunttraces在一些特别高速的信号旁。但要注意guard/shunttraces对走线特性阻抗的影响；
（7）电源层比地层内缩20H，H为电源层与地层之间的距离。
30、PCB设计中当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？
答：将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉，模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。
31、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？
答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz)。所以不能只注意高频而忽略低频的部分。一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置，PCB迭层的安排，重要联机的走法，器件的选择等，如果这些没有事前有较佳的安排，事后解决则会事倍功半，增加成本。例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slewrate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。最后，适当的选择PCB与外壳的接地点(chassisground)。
32、PCB设计时，怎样通过安排迭层来减少EMI问题？
答：首先，EMI要从系统考虑，单凭PCB无法解决问题。层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。
33、PCB设计时，为何要铺铜？
答：一般铺铜有几个方面原因：
（1）EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用；
（2）PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜；
（3）信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。当然还有散热，特殊器件安装要求铺铜等等原因。
34、安规问题：FCC、EMC的具体含义是什么？
答：FCC:federalcommunicationcommission美国通信委员会；EMC:electromegneticcompatibility电磁兼容。FCC是个标准组织，EMC是一个标准。标准颁布都有相应的原因，标准和测试方法。
35、在做PCB板的时候，为了减小干扰，地线是否应该构成闭和形式？
答：在做PCB板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。
36、PCB设计中，如何避免串扰？
答：变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰
信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。
37、在EMC测试中发现时钟信号的谐波超标十分严重，只是在电源引脚上连接去耦电容。在PCB设计中需要注意哪些方面以抑止电磁辐射呢？
答：EMC的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。
38、在PCB设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模拟地，为什么要对地线进行划分？
答：划分地的目的主要是出于EMC的考虑，担心数字部分电源和地上的噪声会对其它信号，特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分，是因为EMC中ESD静放电的考虑，类似于我们生活中避雷针接地的作用。无论怎样分，最终的大地只有一个。只是噪声泻放途径不同而已。
39、PCB设计中，在布时钟时，有必要两边加地线屏蔽吗？
答：是否加屏蔽地线要根据板上的串扰/EMI情况来决定，而且如对屏蔽地线的处理不好，有可能反而会使情况更糟。
答：应该说侵害网络对受害网络造成的串扰与信号变化沿有关，变化越快，引起的串扰越大，（V=L*di/dt）。串扰对受害网络上数字信号的判决影响则与信号频率有关，频率越快，影响越大。
41、在设计PCB板时，有如下两个叠层方案：叠层1＞信号＞地＞信号＞电源+1.5V＞信号＞电源+2.5V＞信号＞电源+1.25V＞电源+1.2V＞信号＞电源+3.3V＞信号＞电源+1.8V＞信号＞地＞信号叠层2＞信号＞地＞信号＞电源+1.5V＞信号＞地＞信号＞电源+1.25V+1.8V＞电源+2.5V+1.2V＞信号＞地＞信号＞电源+3.3V＞信号＞地＞信号。哪一种叠层顺序比较优选？对于叠层2，中间的两个分割电源层是否会对相邻的信号层产生影响？这两个信号层已经有地平面给信号作为回流路径。
答：应该说两种层叠各有好处。第一种保证了平面层的完整，第二种增加了地层数目，有效降低了电源平面的阻抗，对抑制系统EMI有好处。理论上讲，电源平面和地平面对于交流信号是等效的。但实际上，地平面具有比电源平面更好的交流阻抗，信号优选地平面作为回流平面。但是由于层叠厚度因素的影响，例如信号和电源层间介质厚度小于与地之间的介质厚度，第二种层叠中跨分割的信号同样在电源分隔处存在信号回流不完整的问题。
答：PCB设计提供高抗干扰能力，当然需要尽量降低干扰源信号的信号变化沿速率，具体多高频率的信号，要看干扰信号是那种电平，PCB布线多长。除了拉开间距外，通过匹配或拓扑解决干扰信号的反射，过冲等问题，也可以有效降低信号干扰。
43、请问在PCB布线中电源的分布和布线是否也需要象接地一样注意。若不注意会带来什么样的问题？会增加干扰么？
答：电源若作为平面层处理，其方式应该类似于地层的处理，当然，为了降低电源的共模辐射，建议内缩20倍的电源层距地层的高度。如果布线，建议走树状结构，注意避免电源环路问题。电源闭环会引起较大的共模辐射。
答：如果是单独的LCD，EMC测试中的脉冲群试验几乎是过不去的，特别是用耦合钳的时候，会够你受的了。如果是仪器中用到了LCD，就不难解决了，例如信号线的退耦处理，导电膏适当减小LCD入口的阻抗，屏表面加屏蔽导电丝网等。
答1：对于模、数混合的PCB板，模、数、地建议分开，最后再同点接地，如用“瓷珠”或0欧电阻连接。高速的数据线最好有两根地线平行走，可以减少干扰。
答2：pouroverallsamenetobjects对信号的性能没有什么影响，只是对一些焊盘的焊接有影响，散热比较快。这样做对EMI应该是有好处的。增加焊盘与铜的接触面积。
答3：实心敷铜时选pouroverallsamenetobjects不会有副作用。应该选择为铺花焊盘而不是实心焊盘，因为实心焊盘散热快，可能导致回流焊时发生立碑的情况。
47、请问什么是磁珠，有什么用途？磁珠连接、电感连接或者0欧姆电阻连接又是什么？
磁珠的功能主要是消除存在于传输线结构（电路）中的RF噪声，RF能量是叠加在直流传输电平上的交流正弦波成分，直流成分是需要的有用信号，而射频RF能量却是无用的电磁干扰沿着线路传输和辐射（EMI）。要消除这些不需要的信号能量，使用片式磁珠扮演高频电阻的角色（衰减器），该器件允许直流信号通过，而滤除交流信号。通常高频信号为30MHz以上，然而，低频信号也会受到片式磁珠的影响。
要正确的选择磁珠，必须注意以下几点：
（1）不需要的信号的频率范围为多少；
（2）噪声源是谁；
（3）需要多大的噪声衰减；
（4）环境条件是什么（温度，直流电压，结构强度）；
（5）电路和负载阻抗是多少；
（6）是否有空间在PCB板上放置磁珠。前三条通过观察厂家提供的阻抗频率曲线就可以判断。在阻抗曲线中三条曲线都非常重要，即电阻，感抗和总阻抗。
总阻抗通过ZR22πfL()2+:=fL来描述。通过这一曲线，选择在希望衰减噪声的频率范围内具有最大阻抗而在低频和直流下信号衰减尽量小的磁珠型号。片式磁珠在过大的直流电压下，阻抗特性会受到影响，另外，如果工作温升过高，或者外部磁场过大，磁珠的阻抗都会受到不利的影响。使用片式磁珠和片式电感的原因：是使用片式磁珠还是片式电感主要还在于应用。在谐振电路中需要使用片式电感。而需要消除不需要的EMI噪声时，使用片式磁珠是最佳的选择。
48、刚才是做硬件设计的工作。请教各位怎么样确定消除导线间串扰得电容容值。
答：在PCB布线时应该注意不要有太长的平行走线，尤其是高速或高摆幅信号。如果无法避免，其间保持足够的距离或者添加地线隔离。受体积限制和抗干扰要求高的部位可用金属屏蔽合隔离。
50、问在电路中，为什么在SCL、SDA、AS都串联一个电阻，电阻的大小在电路中都会有什么影响？
答：上拉是增加抭干扰能力的，一般取值Vcc/1mA~10K；串联是阻尼用的，一般取33ohm~470ohm，即当信号线上的脉冲频率较高时将会从线的一端反射到另一端，这将可能影响数据及有EMI，加串一个电阻在线中间将可有效控制这种反射。
51、品在做CE/FCC测试时，如果在200MHz时辐射偏高，超过可接受的范围，应该怎么消除，磁珠应该怎么选择，另外晶振倍频部分的辐射应该如何去消除。
答：和硬件方面沟通，可能要多下功夫，单纯软件很难解决。
53、DECODER中的DA的转换频率从芯片里面顺电源和地辐射出来，为166M。我在电源上并了个1N，或630P，或30P但都屡不掉。两层板，电源回路很短，请给点建议，并分析下滤不掉的原因。
答1：电源的质量差（负载能力），DA应该单独用一个电源。
答2：首先检查输出端接地是否良好，在将信号输出端口串BEAD试试。
答3：我认为你可以将其地用100M磁珠损号166M高频。
56、请问怎样才能去除IC中的电磁干扰？
57、电磁干扰现象表现：尤其是GPS应用在PMP这种产品，功能是MP4、MP3、FM调频+GPS导航功能的手持车载两用的GPS终端产品，手持车载两用的GPS导航终端一定的有一个内置GPSAntenna，这样GPSAntenna与GPS终端产品上的MCU、SDROM、晶振等元器件很容易产生电磁干扰，致使GPSAntenna的收星能力下降很多，几乎没办法正常定位。不知道有没有GPS设计开发者遇到过这样的电磁干扰，然后采取有效的办法解决这样的电磁干扰，什么样的解决办法？？
答1：我觉得这个问题主要出在电路设计上，多半是电路的保护跟屏蔽做的不好，我现在的客户已经没有这方面的困惑了，他们现在有两部分电磁干扰现象，但基本都已经解决，bluetooth的电磁干扰和遥控器的电磁干扰，解决办法：第1项我还没找到答案，第2项增大遥控器的有效距离到5M。
58、遇到一个单片机系统：（1）主控芯片摩托罗拉的MC908JL3；（2）8M陶瓷谐振；（3）电源采用连接线接入。现在是EMI中的传导电压在24M的位置单点超标0.8dB。请各位指点有没有什么好的方法抑制超标。列入加磁环、加Y2电容等。再有这个频率是传导范围还是辐射范围？
答：到底是EMI实验中24M超标还是做传导时24M超标，如果是前者的话就是辐射超标，若是后者则传导超标。
59、用双向可控硅控制直流电机的调速，但电机会干扰电源影响过零检则，造成不受控或速度妀变。请各位指教！
答1：出现这中现象的可能性有：（1）电机属于非阻性负载，所以电路中产生相位移动，导致控制不准，可以加电容过滤；（2）一般双向可控硅控制大功率或大电流负载，采用过零导通，而不是调相，可减少EMC的影响。
60、请问那位大侠做过V.35、E1、G.703（64K）、继电器接口的EMC设计？能否给点建议？主要要过下面几个标准：GB/T17626.12（IEC61000-4-12）电磁兼容试验和测量技术，振荡波抗干扰度试验；GB/T17626.2（IEC61000-4-2）电磁兼容试验和测量技术，静电放电抗干扰度试验；GB/T17626.3（IEC61000-4-3）电磁兼容试验和测量技术，射频电磁场辐射抗干扰度测试；GB/T17626.4（IEC61000-4-4）电磁兼容试验和测量技术，电快速瞬变脉冲群抗干扰度试验；GB/T17626.5（IEC61000-4-5）电磁兼容试验和测量技术，浪涌冲击抗干扰度试验；GB/T17626.6（IEC61000-4-6）电磁兼容试验和测量技术，射频场感应的传导骚扰抗干扰度。
61、布线不能跨越分割电源之间的间隙，哪位大虾可以给个详细说明啊？
答：如果一个电源层被分割成几个不同的电源部分，如有3.3V、5V等的电源，信号线最好不要同时出现在不同的电源平面上，即布线不能跨越分割电源之间的间隙，否则会出现不必要的EMC问题，对地也一样，布线也不能跨越分割地之间的间隙。
答1：可以在交流接触器线圈两端并联一电阻和电容串联的阻容吸收回路，电容的容量在0.01uF~0.47uF之间现在，耐压最好高于线圈额定电压的2~3倍，看这样行不行？
答3：在交流接触器加RC吸收是有效的。但是你还的检查你的电源回路，看看你的CPU电源走线是否太长，尽量在芯片的电源脚上并去偶电容，还有就是稳压部分也可以加LC吸收回路，尽可能的吸收来自电源的干扰。
答4：先不带负载看看是否有同样现象出现，分级判断排出问题。可先不接光藕，再不接继电器。如果不接光藕还是出现复位，查查硬件输出端口是否和复位有短路，如果没有复位，可以接光藕但不接继电器。
还出现复位可能的情况是地线太细，复位脚的地离光藕太近而且远离电源，光藕的限流电阻太小，导致地电位瞬时抬高。布线时CPU要远离大电流的器件，地线采用星型单点接地。如果还是出现复位，就是继电器线圈和驰点电弧或大负载的变化引起的电磁干扰。可采取屏蔽和消除触点拉弧的一些方法来解决。多数情况是电源没处理好，地线或+5V线过长过细。CPU位置不合理。
63、交流滤波器与直流滤波是否可以互用？一般而言，交流线滤波器可以用在直流的场合，但是直流线滤波器绝对不能用在交流的场合，这是为什么？
答：直流滤波器中使用的旁路电容是直流电容，用在交流条件下可能会发生过热而损坏，如果直流电容的耐压较低，还会被击穿而损坏。即使不会发生这两种情况，一般直流滤波器中的共模旁路电容的容量较大，用在交流的场合会发生过大的漏电流，违反安全标准的规定。
答：我们一般使用102高压瓷介电容。
65、“机构的防护”是指什么？是不是机壳的防护？
答：是的，机壳要尽量严密，少用或不用导电材料，尽可能接地。
66、请问产品全部采用金属做为外壳(如铝，不锈钢等材质)对产品的ESD防护有何大的影响？应怎样处理较好？
答：产品全部用金属外壳，如果接地不良当然不利于ESD的防护，但只要做好接地就不会有什么问题。至于如何接地就要看设备的具体情况了，如果是大型设备，可以通过设备直接接大地，效果当然会很理想的。
67、为什么频谱分析仪不能观测静电放电等瞬态干扰？
68、在现场进行电磁干扰问题诊断时，往往需要使用近场探头和频谱分析仪，怎样用同轴电缆制作一个简易的近场探头？
答：将同轴电缆的外层（屏蔽层）剥开，使芯线暴露出来，将芯线绕成一个直径1~2厘米小环（1~3匝），焊接在外层上。
答：首先考虑屏蔽材料的选择问题，由于要屏蔽频率很低的磁场，因此要使用高导磁率的材料，比如坡莫合金。由于坡莫合金经过加工后，导磁率会降低，必须进行热处理。因此，屏蔽室要作成拼装式的，由板材拼装而成。事先将各块板材按照设计加工好，然后进行热处理，运输到现场，十分小心的进行安装。每块板材的结合处要重叠起来，以便形成连续的磁通路。这样构成的屏蔽室能够对低频磁场有较好的屏蔽效能，但缝隙会产生高频泄漏。为了弥补这个不足，在坡莫合金屏蔽室的外层用铝板焊接成第二层屏蔽，对高频电磁场起到屏蔽作用。
70、设计屏蔽机箱时，根据哪些因素选择屏蔽材料？
答：从电磁屏蔽的角度考虑，主要要考虑所屏蔽的电场波的种类。对于电场波、平面波或频率较高的磁场波，一般金属都可以满足要求，对于低频磁场波，要使用导磁率较高的材料。
71、机箱的屏蔽效能除了受屏蔽材料的影响以外，还受什么因素的影响？
答：受两个因素的影响，一是机箱上的导电不连续点，例如孔洞、缝隙等；另一个是穿过屏蔽箱的导线，如信号电缆、电源线等。
72、屏蔽磁场辐射源时要注意什么问题？
答：由于磁场波的波阻抗很低，因此反射损耗很小，而主要靠吸收损耗达到屏蔽的目的。因此要选择导磁率较高的屏蔽材料。另外，在做结构设计时，要使屏蔽层尽量远离辐射源（以增加反射损耗），尽量避免孔洞、缝隙等靠近辐射源。
原文标题：EMI/EMC设计经典72问
长沙市望城经济技术开发区航空路6号手机智能终端产业园2号厂房3层（0731-88081133）