Cadence_Allegro16.2常操作法Cadence_Allegro16.2常操作法Orcad中图纸模版的设置1.Option—>DesignTemplate—>TitleBlock,Symbol栏中输TitleBlock所在的.OLB库件位置（E:\cadence_design\schlib\DIDIDEV.OLB），TitleBlock中输模版件名“TitleBlock_SHU”，内有公司的logo。
2.Text栏内Title中输正在设计的板的名称，DocumentNumber中输件编号，Revision中输版本号。
3.在添加新页时，模版图纸的上述信息会动添加Orcad中快速修改所有零件的Footprint法：页页修改，打开某页，按CTRL＋A，选中当前页所有器件，再点右键，选Edit属性，在弹出对话框中选Parts栏，按要修改REF排序，左键拖拉要修改的为同种封装器件再点右键，然后击EDIT，填封装就成批修改了法：选择顶层原理图（SCHEMATIC1），右键选EditObjectProperties，列出所有元件，找到PCBFootprint那项，可以逐个填，也可以相同封装填个，然后拖动该框的右下字形复制。
OrcadBOM表中输出原件的PCBfootprint封装型号选中顶层项设计.dsn标题，在tools菜单中选择billofmaterials,在header栏追加填“\tPCBFootPrint”，在Combinedpropertystring栏中追加填“\t{PCBfootprint}”,不选OpeninExcel,成.BOM件后，excel导.BOM件，在导步骤三中选择“本”式。
然后在Excell中修改BOM表的边框等格式。
Orcad还有处地可输出带有机械尺的BOM表，选中顶层项设计.dsn标题，在report菜单中选择CISbillofMaterials,有standard和Crystalreport两种形式输出。
CADENCE应---HDL原理图+Allegro基本操作HDL原理图+Allegro基本操作1.启动ProjectManager操作可以通过开始菜单栏或者桌快捷式启动ProjectManager；ProjectManager于整个程的维护，可以打开及编辑原理图、PCB，更新表等操作。
AllegroDesignEntryHDL原理图输入方式孙海峰DesignEntryHDL是Cadence公司原有的原理图设计输入系统，提供了一个全面、高效、灵活的原理图设计环境，具有强大的操作编辑功能。
设计者在HDL环境中能够完成整个原理图设计流程，可以进行层次原理图和平面原理图输入、原理图检查、生成料单、生成网表等工作。
HDL还能与Allegro工具很好的集成在一个工程中，可很方便的实现原理图到PCB的导入，以及PCB改动反标到原理图等交互式操作。
接下来，按照原理图设计输入流程，我来详细阐述DesignEntryHDL原理图的输入方式。
一、进入DesignEntryHDL用户界面进入HDL原理图输入界面的步骤如下。
1、执行“开始/程序/Cadence16.3/DesignEntryHDL”命令，将弹出产品选择对话框2、进入产品界面，弹出OpenProject对话框其中OpenRecent用以打开最后运行的项目；OpenOpenanExistingProject用以打开一个已有的项目；CreateaNewProject用以新建一个项目。
3、点击CreateaNewProject新建项目，则进入新建项目向导，填入新建项目名称和保存位置，如下图。
4、点击下一步，进入ProjectLibraries对话框，在可用元件库中为项目添加元件库5、点击下一步，进入DesignName对话框，Library中选择需要的元件库，Design中可以填写新建项目名称，也可以选择已有元件，对其进行修改。
6、点击下一步，进入Summary对话框，显示前面步骤所设置的所有内容。
7、点击Finish按钮，在接下来的对话框中均确定就可以完成项目的新建，并出现原理图工作界面。
Allegro教程-17个步骤Allegro®是Cadence推出的先进PCB设计布线工具。
Allegro提供了良好且交互的工作接口和强大完善的功能，和它前端产品Cadence®OrCAD®Capture的结合，为当前高速、高密度、多层的复杂PCB设计布线提供了最完美解决方案。
软件中的ConstraintManger提供了简洁明了的接口方便使用者设定和查看Constraint宣告。
它与Capture的结合让E.E.电子工程师在绘制线路图时就能设定好规则数据，并能一起带到Allegro工作环境中，自动在摆零件及布线时依照规则处理及检查，而这些规则数据的经验值均可重复使用在相同性质的电路板设计上。
Allegro除了上述的功能外，其强大的自动推挤push和贴线hug走线以及完善的自动修线功能更是给用户提供极大的方便；强大的贴图功能，可以提供多用户同时处理一块复杂板子，从而大大地提高了工作效率。
或是利用选购的切图功能将电路版切分成各个区块，让每个区块各有专职的人同时进行设计，达到同份图多人同时设计并能缩短时程的目的。
用户在布线时做过更名、联机互换以及修改逻辑后，可以非常方便地回编到Capture线路图中，线路图修改后也可以非常方便地更新到Allegro中；用户还可以在Capture与Allegro之间对对象的互相点选及修改。
对于业界所重视的铜箔的绘制和修改功能，Allegro提供了简单方便的内层分割功能，以及能够对正负片内层的检阅。
对于铺铜也可分动态铜或是静态铜，以作为铺大地或是走大电流之不同应用。
allegrodesigneentryhdl绘图如何设置其元件库2012-07-0615:18:01cadence原理图绘制，大多数人都是用CIS，就是原orcad的原理图绘制软件，但是还有一些人使用cadence自己的那个原理图绘制软件，就是designeentryhdl。
我个人喜欢orcad，hdl使用起来很别扭。
但是因为某些原因还是要使用hdl，所以说一下，如果使用hdl绘制原理图，如何制作其元器件库的步骤。
按下面的图片操作，就好了。
点击完成按钮后，弹出下面对话框，说明创建成功了。
然后manager界面变成下面的样子，这个很重要，如果没有，那就是你前面没有设置对。
点击libraryexplorer，就是那个矩形按钮，带颜色的，看起来，有点小可爱的样子。
在symbol那个选项右键newsymbol，添加一个symbol_1.不要勾选usepinname那个选项。
开始添加管脚了。
；7404管脚图。
这里说明一下，手动一个一个的把管脚点上去吧，按着上面的截图操作，个人认为这里的操作很扯淡，很别扭，没有orcad好用。
像很多人都是用orcad绘制原理图，然后用powerpcb，或者allegropcb来绘制pcb文件，看来是有道理的啊。
给元器件添加封装，但是菜单命令却是生成封装，哎，没有办法，谁让你用cadence呢。
我就给他添加了一个dip14的封装。
在S1那一列，输入对应的封装dip14上的管脚号，要和7404库管脚号对应。
这点很扯淡，真的。
我到这里，7404元器件是制作完成了。
下面使用manager打开一个原理图，然后加载7404，看看制作的对不对。
点击打开工程按钮，然后选择一个工程打开。
manager变成下面界面。
点击setup按钮，接下来，设置我们7404库的路径，按着下图设置。
添加7404库。
完成后，回到manager界面，然后点击designentry按钮，小可爱的那个按钮。
AllegrｏDesignEnｔrｙHＤL原理图输入方式孙海峰ＤeｓignEntrｙHDＬ就是Cadence公司原有得原理图设计输入系统,提供了一个全面、高效、灵活得原理图设计环境,具有强大得操作编辑功能。
设计者在HDL环境中能够完成整个原理图设计流程，可以进行层次原理图与平面原理图输入、原理图检查、生成料单、生成网表等工作。
HDL还能与Allegrｏ工具很好得集成在一个工程中,可很方便得实现原理图到PＣB得导入,以及PCＢ改动反标到原理图等交互式操作。
接下来，按照原理图设计输入流程,我来详细阐述DesiｇｎEntryHDＬ原理图得输入方式。
一、进入DeｓigｎEｎtryHDL用户界面进入ＨＤＬ原理图输入界面得步骤如下.1、执行“开始/程序/Cａdencｅ１６、3／DesignEntryHDL”命令,将弹出产品选择对话框２、进入产品界面,弹出OpenPrｏjｅct对话框其中OpｅｎRｅcｅnt用以打开最后运行得项目；OpenOpenanExisｔinｇＰrｏject用以打开一个已有得项目;CreateaNｅwＰrojｅct用以新建一个项目。
3、点击ＣrｅａtｅaNｅｗProject新建项目，则进入新建项目向导,填入新建项目名称与保存位置，如下图。
4、点击下一步,进入PrｏjｅctLibrarieｓ对话框,在可用元件库中为项目添加元件库5、点击下一步，进入DesignNaｍe对话框，Ｌiｂｒaｒy中选择需要得元件库,Ｄesign中可以填写新建项目名称，也可以选择已有元件，对其进行修改。
6、点击下一步,进入Summary对话框,显示前面步骤所设置得所有内容。
７、点击Finｉｓh按钮,在接下来得对话框中均确定就可以完成项目得新建,并出现原理图工作界面。
Allegro操作说明（中）Word档26、电引脚零件的制作1、建圆形钻孔：（1）、parameter：没有电器属性（non-plated）（2）、layer：只需要设置顶层和底层的regularpad，中间层以及阻焊层和加焊层都是null。
注意：regularpad要drillhole点27、Allegro建电路板板框步骤：1、设置绘图区参数，包括单位，。
2、定义outline区域3、定义routekeepin区域（可使Z-copy操作）4、定义packagekeepin区域5、添加定位孔28、Allegro定义层叠结构对于最简单的四层板，只需要添加电源层和底层，步骤如下：1、Setup–>cross-section2、添加层，电源层和地层都要设置为plane，同时还要在电层之间加电介质，般为FR-43、指定电源层和地层都为负（negtive）4、设置完成可以再Visibility看到多出了两层：GND和POWER5、铺铜（可以放到布局后再做）6、z-copy–>find板选shape（因为铺铜是shape）–>option板的copytoclass/subclass选择ETCH/GND（注意选择createdynamicshape）完成GND层覆铜7、相同的法完成POWER层覆铜Allegro成表1、重新成索引编号：tools–>annotate2、DRC检查：tools–>DesignRulesCheck，查看sessionlog。
3、成表：tools–>createnetlist，产的表会保存到allegro件夹，可以看下sessionlog内容。
29、Allegro导表1、file–>import–>logic–>designentryCIS（这有些选项可以设置导表对当前设计的影响）2、选择表路径，在allegro件夹。
allegro操作流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
AllegroDesignEntryHDL原理图输入方式海峰DesignEntryHDL是Cadence公司原有的原理图设计输入系统，提供了一个全面、高效、灵活的原理图设计环境，具有强大的操作编辑功能。
6、点击下一步，进入Summary对话框，显示前面步骤所设置的所有容。
Cadence、Allegro技巧—董磊..录：1.Allegro中颜、字号等设置好以后，保存，新建的封装可以直接导设置件2.相同的布局可以copy命令。
3.allegro中器件交换、引脚交换4.旋转多个元件技巧5.如何将cadence原理图转换成DXP原理图6.在allergroPCB如何显某个元件的详细信息，如引脚编号等7.如何查找原理图的某个元件？8.Allegro查找元件的法9.cadence打开时会出现StartPage页，怎样关掉？10.如何将strokes件导到的Allegro？11.如何删除orCAD原理图中的警告错误标志？12.画出边框如何复制到Routkeepin和PakageKeepin？13.orCAD库的元件做了修改，如何更新到原理图？14.动态覆铜不避让过孔和线怎么解决？15.如何单独增某个焊盘和过孔与shape的间距？16.cadence原理图如何批量更新或替换某类元件？17.cadence怎样批量修改元件的属性？18.cadence怎样为原理图库的器件添加封装？19.Allegro怎样锁定和解锁某元件？20.导表的注意事项：21.cadence怎样隐藏所有的value？22.allegro如何导出DXF件？23.Allegro怎样查看有没有未完成的布线？24.Allegro如何将某络Cline、shape、vias等更改颜？25.Allegro怎样使想要的颜亮某条线？26.Allegro增加阻焊层soldermask（露出铜加锡增导通量）1.Allegra中颜、字号等设置好以后，保存，新建的封装可以直接导设置件步骤：a)先设置好适合的颜、字号等参数。
b)确定打开的是allegroPCBdesignGXLc)File->export->paramters->选中想要导出的，导出到指定件夹。
Cadenceallegro菜单使用说明CadenceAllegro菜单使用说明1.简介本文档旨在向使用CadenceAllegro软件的用户提供菜单使用说明。
CadenceAllegro是一款常用的电子设计自动化（EDA）软件，有助于进行电路设计和PCB布局。
2.界面概述CadenceAllegro的界面主要由工具栏、菜单栏和主编辑区组成。
菜单栏包含了软件的各种功能和工具，方便用户进行设计和布局操作。
3.菜单使用CadenceAllegro的菜单栏提供了丰富的功能和工具，方便用户进行电路设计和布局。
以下是一些常用菜单和其功能的介绍：3.1文件菜单文件菜单可以用于新建、打开和保存设计文件，以及进行打印和导出等操作。
-新建设计文件:`文件`->`新建`-打开设计文件:`文件`->`打开`-保存设计文件:`文件`->`保存`-打印设计文件:`文件`->`打印`-导出设计文件:`文件`->`导出`3.2编辑菜单编辑菜单提供了一系列用于编辑和处理设计文件的功能和工具。
-撤销上一步操作:`编辑`->`撤销`-复制选定的元件或图形:`编辑`->`复制`-粘贴剪贴板的内容:`编辑`->`粘贴`-删除选定的元件或图形:`编辑`->`删除`-查找和替换元件或图形:`编辑`->`查找和替换`3.3视图菜单视图菜单用于控制设计的可见性和显示方式。
-放大或缩小设计:`视图`->`放大`/`视图`->`缩小`-移动设计视图:`视图`->`移动`-显示或隐藏参考层:`视图`->`参考层`-显示或隐藏网络标签:`视图`->`网络标签`3.4工具菜单工具菜单提供了一些实用的辅助工具和功能。
-进行电路仿真:`工具`->`电路仿真`-进行电路布局和线路连接:`工具`->`布局和线路连接`-进行信号完整性分析:`工具`->`信号完整性分析`-进行功率完整性分析:`工具`->`功率完整性分析`4.其他说明以上仅是一些常用菜单和功能的介绍，CadenceAllegro软件还提供了许多其他有用的功能和工具，用户可以根据自己的需求进行探索和使用。
Cadence原理图库的制作及使用（二）在上一节中，我们讲述了一种原理图库的制作方法：使用封装编辑器创建封装，然后生成符号。
在本节内容当中，我们将要讲述另外一种制作方法：先创建符号，然后由符号得到封装。
本节将要讲述另外一种方法：从符号得出封装。
根据前面章节叙述的内容首先创建一个库项目，进入如图5_33所示界面。
5_33然后点击“File/ChangeProduct”，进入如图5_34所示界面，选择“AllegroPCBLibrarian610（PCBLibrarianExpert）”选项，点击确定，完成设计模块的选择。
5_34单击图5_33中“PartDeveloper”，进入库设计软件界面，如图5_35所示。
5_35选择File菜单中的New/Cell选项，出现如图5_36所示对话框。
5_36有些元件有多个相同的功能组，需要创建单个功能组的符号和整个元件的符号以方便原理图设计，满足设计的不同需求。
创建符号的方法如下：1、输入sizeable管脚并通过符号编辑器创建符号；2、创建封装；3、创建必要的通道；4、通过拷贝sym_1来创建sym_2；5、确定sym_2的SIZE属性并添加HAS_FIXED_SIZE属性。
5_37选择左边项目栏中的symbols选项，右键点击弹出如图5_38所示界面。
5_38选择弹出菜单中的“New”选项，左键点击之后界面如图5_39所示。
5_39在右边界面当中选择“symbolpins”选项卡，界面如图5_40所示。
5_40左键点击“Pins”选项卡，弹出如图5_41所示菜单。
选择“Add”选项，打开如图5_42所示界面。
5_415_42在该例子中，我们选择【Sizeable】单选框，74HC04芯片有一个输入管脚A，一个输出管脚Y，共有六个slots。
allegro零基础使用指南pdfAllegro软件界面使用指南Allegro是一款功能强大的EDA软件，用于设计、模拟和布局印刷电路板。
对于初学者来说，熟悉Allegro软件界面和掌握基础操作是至关重要的。
下面将详细介绍Allegro软件界面的一些基础操作，帮助零基础用户快速入门。
一、认识Allegro软件界面Allegro软件界面主要包括PCB窗口、工具栏和控制栏等部分。
其中，PCB窗口是主工作区域，用于显示和编辑电路板设计；工具栏包含了常用的设计工具和命令按钮；控制栏则用于控制设计过程中的一些参数和设置。
二、工具栏的基础操作1.打开工具栏：在菜单栏中选择View→Customization→Toolbar，进入工具栏自定义界面。
2.添加/删除图标：在自定义界面中，可以添加或删除工具栏中的图标。
选择相应的图标，点击Add或Delete按钮即可。
3.调整图标大小：在自定义界面中，可以通过调整工具栏图标的字体大小来调整图标大小。
选择Font标签页，调整字体大小即可。
4.锁定工具栏：在菜单栏中选择View→LockToolbar，可以锁定工具栏的位置和大小，防止误操作。
三、封装尺寸的计算在Allegro中，封装尺寸的计算是非常重要的一个环节。
以下是一些常用的封装尺寸计算方法：1.表贴元件的封装焊盘尺寸：根据实际封装的大小进行相应调整，推荐使用IPC标准进行计算。
对于表贴元件的焊盘尺寸，ThermalRelief通常比Regularpad尺寸大20mil，如果RegularPad尺寸小于40mil，根据需要适当减小。
Antipad通常比Regularpad尺寸大20mil，如果RegularPad尺寸小于40mil，根据需要适当减小。
SOLDERMASK通常比RegularPad尺寸大4mil。
2.插脚元件的封装焊盘尺寸：对于插脚元件的焊盘尺寸，需要考虑插脚的大小和间距。
一般来说，焊盘的直径应该略大于插脚直径，同时要保证焊盘间距足够大，以防止焊接时发生桥接现象。
原理图设计简介本文简要介绍了原理图的设计过程，希望能对初学者有所帮助。
一．建立一个新的工程在进行一个新的设计时，首先必须利用ProjectManager对该设计目录进行配置，使该目录具有如下的文件结构。
所用的文件库信息。
Designdirectory启动ProjectManagerOpen:打开一个已有Project.New:建立一个新的Project.点击New如下图：cadence将会以你所填入的projectname如：myproject给projectfile和designlibrary分别命名为myproject.cpm和myproject.lib点击下一步AvailableLibrary：列出所有可选择的库。
包括cadence自带库等。
ProjectLibrary：个人工程中将用到的所有库。
如myproject_lib点击下一步点击下一步点击Finish完成对设计目录的配置。
为统一原理图库，所有共享的原理图库统一放在CDMA硬件讨论园地----PCB设计专栏内。
其中：libcdma目录为IS95项目所用的器件库。
libcdma1目录为IS95项目之后所用的器件库。
每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下，即：D：\libcdma,D：\libcdma1...*注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。
下面介绍如何将共享库加入到自己的工程库中。
点击Setup点击Edit编辑cds.lib文件。
添入以下语句:definelibcdmad:\libcdmadefinelibcdma1d:\libcdma1则库libcdma,libcdma1被加入AvailiableLibrary项内。
如下图：点击Add依次将库libcdma,libcdma1加入右边自己的工程库中。
另：可通过右端Up,Down键排列库的优先级。
HDL原理图+Allegro基本操作1.启动ProjectManager操作可以通过开始菜单栏或者桌面快捷方式启动ProjectManager；ProjectManager用于整个工程的维护，可以打开及编辑原理图、PCB，更新网表等操作。